Poleg teh povezav imamo še posebne globalne povezovalne linije, ki se uporabljajo za distribucijo ure programirljivega vezja FPGA do vseh sekvenčnih gradnikov.

Prevajalnik uporabi samo elemente vezja FPGA, ki jih potrebuje za realizacijo logike ščepca, in jih med seboj poveže s stikalno matriko.

Preostale pine komponente sem razdelil na štiri podsklope, od katerih vsak predstavlja eno izmed štirih tako imenovanih bank programirljivega vezja FPGA.

Po dolgem razhroščevanju sem se vrnil k prvi rešitvi, saj sem našel način, kako deliti referenco vezja FPGA med dvema klicateljema.

Okviren potek izvajanja aplikacije se začne s konfiguracijo spremenljivega dela vezja FPGA in dodelitvijo globalnega pomnilnika za vhodne in izhodne podatke.

Ker je število pomnilniških elementov znotraj čipa omejeno, je ena rešitev preprosto nakup vezja FPGA iz večje in dražje družine čipov.

Uporabljena rešitev sicer zavzame več prostora znotraj programirljivega vezja FPGA, vendar zagotavlja časovno neodvisnost izhoda filtra od oblike strukturnega elementa.

Ta možnost ni izvedljiva, ker se bo vezja FPGA naročalo v velikih količinah in bi to pomenilo prevelik dodaten strošek.

Posebnost globalnih povezav je v tem, da je razlika v zakasnitvi ure znotraj programirljivega vezja FPGA do sekvenčnih gradnikov minimalna.

Ker je število procesnih elementov, ki jih premorejo vezja FPGA, omejeno, je na tak način možno množiti le majhne matrike.

Še preden bomo primerjali obe možnosti za namen preizkušanja, bomo za boljše razumevanje povzeli zgradbo in delovanje vezja FPGA.

Z njimi lahko znotraj vezja FPGA posnemamo večje število čipov, in tako z emulatorjem ustvarimo večji pretok tenih podatkov.

Vezja FPGA vsebujejo niz logičnih elementov, ki jih lahko nastavimo s postopkom programiranja in tako izdelamo poljubno logično funkcijo.

Vezja FPGA lahko zelo dobro prilagodimo dani aplikaciji in jih s tem bolje izkoristimo, kot splošno namenske računske enote.

Delovanje vezja FPGA določimo s postopkom, ki sicer zgleda kot programiranje, vendar gre v resnici za načrtovanje digitalnega vezja.

Prednosti vezja FPGA sem izkoristil za generiranje pulzov na izhodu krmilnika in komunikacijski protokol z merilno-ločilnim vezjem.

Vezja FPGA se trenutno najpogosteje uporabljajo v televizorjih in usmerjevalnikih , njihova uporaba v osebnih računalnikih pa je redka .

V splošnem imajo programirljiva vezja FPGA precej regularno notranjo strukturo v primerjavi z na primer splošno-namenskimi procesorji.

V matriki povezav najdemo še globalne povezave, namenjene povezovanju sistemske ure z vsemi sinhronimi gradniki znotraj vezja FPGA.

Prva spominska celica spreminja svoj izhod glede na zunanji vhodni podatek skladno z notranjo sistemsko uro vezja FPGA.